문서 ID: 000078102 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-29

XAUI PHY IP 내부의 다른 클럭 도메인 설정 타이밍 위반Altera 무시할 수 있습니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Altera® XAUI PHY IP 내부의 클럭 도메인 아래에 설정 타이밍 위반이 있음을 확인할 수 있습니다.

발사 시계:
phy_mgmt_clk

래치 클럭: xaui_phy0|xaui_phy_plda_inst|xaui_phy|hxaui_0|use_device_family_siv_sv.hxaui_alt4gxb| hxaui_alt4gxb_alt4gxb_dksa_component|central_clk_div0|coreclkout

실패한 경로는 하나의 클럭 도메인이 다른 클럭 도메인과 동기화되고 있기 때문이며, 장애가 발생한 각 경로에 대해 2개의 싱크로나이저 레지스터가 있습니다.

해결 방법

이 문제를 해결하려면 XAUI PHY IP 내에서 위의 다른 클록 도메인 설정 타이밍 위반Altera 무시해도 됩니다.

이 문제는 Quartus® II 소프트웨어의 향후 버전에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.