문서 ID: 000078116 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-03-31

이중 목적 VREF 핀을 지원하는 Cyclone 시리즈 장치의 범용 I/O 핀에 비해 I/O로 사용할 때 VREF 핀의 지연이 더 길습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, 이중 목적 VREF 핀을 지원하는 Cyclone® 시리즈 장치의 범용 I/O 핀에 비해 I/O 핀으로 사용할 때 VREF 핀의 지연이 더 깁니다.

핀 커패시턴스는 범용 I/O 핀보다 VREF 핀에서 더 높으므로 이러한 핀에 클록과 같은 빠른 에지 속도 신호를 배치하지 말고 I/O 타이밍이 버스의 나머지 부분과 일치하지 않으므로 버스에서 이러한 핀을 사용하지 않아야 합니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

Cyclone® FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.