문서 ID: 000078161 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-07-19

인텔® Stratix® 10 H-타일 트랜시버 네이티브 PHY IP가 사전 강조 첫 번째 사전 탭 및 첫 번째 포스트 탭의 잘못된 크기 범위를 표시하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1 IR1의 인텔® Stratix® 10 H-타일 트랜시버 네이티브 PHY IP에 문제가 발생하여 사전 강조 첫 번째 사전 탭 및 첫 번째 포스트 탭 크기가 표시된 크기 범위가 올바르지 않습니다.

    정확한 크기 범위는 사전 강조 첫 번째 사전 탭의 경우 0에서 15, 사전 강조 첫 번째 포스트 탭의 경우 0~24입니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1 IR2에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.