문서 ID: 000078222 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

10Gbps 이더넷 MAC MegaCore 기능의 avalon_st_txstatus_error 신호의 정의는 무엇입니까?

환경

  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    10Gbps 이더넷 MAC MegaCore에서 avalon_st_txstatus_error 신호에 대한 설명이 누락되었습니다.® 기능 사용자 가이드.

    avalon_st_txstatus_error 신호에 대한 정의는 avalon_st_rxstatus_error 신호와 동일하지 않습니다.

    자세한 내용은 아래의 두 오류 설명 집합을 참조하십시오.

    1로 설정하면 이 버스의 각 비트는 각 전송/수신 프레임의 오류 유형을 나타냅니다.

    TX 상태 오류

    . 비트 0: 언더사이즈 프레임.
    . 비트 1: 오버사이즈 프레임.
    . 비트 2: 페이로드 길이 오류.
    . 비트 3: 사용되지 않음.
    . 비트 4: 언더플로.
    . 비트 5: Avalon-ST TX 오류.
    . 비트 6: 사용되지 않음.
     

    RX 상태 오류

    . 비트 0: 언더사이즈 프레임.
    . 비트 1: 오버사이즈 프레임.
    . 비트 2: 페이로드 길이 오류.
    . 비트 3: CRC 오류.
    . 비트 4: 사용되지 않음.
    . 비트 5: 사용되지 않음.
    . 비트 6: PHY 오류.

    IP 코어는 올바른 신호를 주장하는 동일한 클럭 사이클에서 버스의 오류 상태를 표시합니다. 오버플로가 발생하거나 CRC 및/또는 패딩 제거가 활성화된 경우 오류 상태가 유효하지 않습니다.

    사용자 가이드의 또 다른 오류는 avalon_st_txstatus_valid에 대한 정의입니다. 이 신호 정의는 "이 신호는 avalon_st_txstatus_data[]가 전송 프레임에 대한 유효한 정보를 포함하고 있음을 나타냅니다."

    이 정보는 10Gbps 이더넷 MAC MegaCore 기능 사용자 가이드의 향후 릴리스에 포함됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V GT FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.