문서 ID: 000078241 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-09-06

중요 경고(18234): ATX PLL <hierarchy>:xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst 및 <hierarchy>:xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst ATX PLL이 0개 떨어져 있습니다. ATX PL용</h...

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

중요 경고(18234): ATX PLL :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst 및 :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst 0 ATX PLL 떨어져 있습니다. 7.2GHz에서 11.4GHz 사이의 ATX PLL VCO 주파수의 경우, 두 개의 ATX PLL이 동일한 VCO 주파수(100MHz 이내)에서 작동할 때 6개의 ATX PLL을 분리해야 합니다.

 

인텔® Arria® 10 설계에 동일한 VCO 주파수(100Mhz 이내)에서 실행되는 두 개 이상의 ATX PLL 인스턴스가 포함되어 있으면 위의 경고가 발생할 수 있습니다.

해결 방법

이 문제를 해결하기 위해 ATX PLL 인스턴스를 동일한 VCO 주파수(100MHz 이내)로 수동으로 배치하여 중요 경고 메시지에 지정된 최소 간격이 충족될 수 있습니다.

다음은 예시 QSF 제약 조건입니다.

set_location_assignment HSSIPMALCPLL_1DB -to ":xcvr_atx_pll_a10_0|a10_xcvr_atx_pll:a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst"

인텔® Quartus® 프라임 소프트웨어 칩 플래너에서 ATX PLL 좌표를 찾을 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.