문서 ID: 000078246 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-07-09

PCI Express 사용자용 하드 IP가 v13.1 이상에서 hip_reconfig_clk 70Mhz를 초과해서는 안 된다고 명시하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Arria® V GZ, Arria 10 및 Stratix® V 장치에 대한 PCI Express® 사용자 가이드용 Altera® 하드 IP에는 이전에 잘못된 정보가 있었습니다. 에 대한 올바른 주파수 hip_reconfig_clk 50~125MHz 범위일 수 있으며, 70MHz 제한은 없습니다.

이 정보는 사용자 가이드의 14.0 버전에서 업데이트되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

인텔® Arria® 10 FPGA 및 SoC FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 GT FPGA
인텔® Arria® 10 SX SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.