문서 ID: 000078288 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-09-11

통합된 Altera 고성능 메모리 컨트롤러를 사용하는 대신 사용자 지정 메모리 컨트롤러를 사용하여 DDR2 SDRAM 또는 DDR3 SDRAM UniPHY PHY를 구현하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

UniPHY 기반 메모리 인터페이스 IP 코어는 PHY와 컨트롤러가 모두 통합되어 제공됩니다. Quartus® II 설계 소프트웨어 버전 10.0 SP1 및 이전 버전에서는 사용자 지정 컨트롤러와 함께 사용하기 위해 UniPHY PHY 독립형을 인스턴스화할 수 있는 MegaWizard 옵션이 없습니다. 그러나 설명된 절차를 따라 Altera 고성능 메모리 컨트롤러를 사용자 지정 메모리 컨트롤러로 교체할 수 있습니다.

  1. UniPHY 기반 메모리 컨트롤러 IP의 변형을 매개변수화하고 생성합니다.
  • 이렇게 하면 .v 또는 .vhd라는 최상위 HDL 파일과 라는 하위 디렉토리가 생성됩니다.
  • 최상위 모듈은 _controller_phy 모듈을 인스턴스화합니다. 이 모듈은 / rtl 디렉토리에 위치하며 인턴으로 PHY 및 컨트롤러를 인스턴스화합니다.
    • 컨트롤러 모듈의 이름은 _alt_ddrx_controller
    • PHY 모듈의 이름은 _memphy_top
  • 생성된 핀 및 타이밍 제약 조건 스크립트는 설계 계층 구조를 유지 관리해야 합니다.
  • /rtl/_controller_phy.sv 파일을 엽니다.
  • < 분산 이름>_alt_ddrx_controller 모듈을 사용자 지정 컨트롤러 모듈로 교체합니다.
  • Altera 고성능 메모리 컨트롤러의 포트를 삭제하고 사용자 지정 컨트롤러의 최상위 포트를 추가합니다.
  • 마찬가지로, .v 또는 .vhd 파일의 최상위 모듈에서 포트 이름을 업데이트합니다.
  • 기능을 보장하기 위해 설계를 컴파일하고 시뮬레이션합니다.
  • UniPHY 메모리 인터페이스 IP를 재생성하면 HDL 파일에 대한 모든 수정이 지워집니다. 그리고 MegaWizard에서 선택한 매개변수는 최상위 모듈에 저장됩니다. 따라서 IP 변형이 재생될 때마다 위의 단계를 반복해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.