문서 ID: 000078318 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-12-30

DisplayPort Arria V 및 Stratix V 디자인 예시 생성 Cyclone V GXB 재설정

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    DisplayPort IP 코어의 Arria V 및 Stratix V 설계 예시 잘못 Cyclone V 장치에서 트랜시버 재설정 IP 코어를 생성합니다. 이 문제는 설계에 영향을 미칩니다.

    해결 방법

    이 문제를 해결하려면 장치 제품군 이름을 편집합니다. gxb_reset.v 파일 및 트랜시버 재설정 IP 재생 코어.

    이 문제는 DisplayPort IP 코어의 버전 15.1 업데이트 1에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.