문서 ID: 000078388 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-01-21

HPS 설계가 분석 및 합성에 실패하지만 오류가 없다고 보고하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Quartus II 소프트웨어 버전 12.1의 문제로 인해 하드 프로세서 시스템(HPS)을 FPGA 핀에 직접 연결하지 않은 경우 제로 오류 보고로 분석 및 합성이 실패할 수 있습니다. HPS I/O는 중간 로직 없이 핀에 연결되어야 합니다.
해결 방법

이 문제를 해결하려면 HPS I/O가 FPGA 핀에 직접 연결되어 있는지 확인하십시오.

Quartus II 소프트웨어의 향후 릴리스는 이 잘못된 연결에 대한 오류 메시지를 제공합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.