문서 ID: 000078427 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

인텔® Cyclone® IV GX 장치는 IO Bank 3B 및 8B에서 단일 엔드 참조 클럭 지원을 지원합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

은행 3B 또는 은행 8B의 단일 엔드 REFCLK/DIFFCLK 포지티브 핀은 FPGA 코어로 라우팅할 수 없습니다. 클럭 핀과 FPGA 코어 사이에 라우팅 경로가 존재하지 않기 때문입니다. 위의 핀 할당이 설계에 추가되면 Quartus® II 소프트웨어에서 더 적합한 오류가 나타납니다.

 

 

 

 

해결 방법

단일 엔드 REFCLK/DIFFCLK 포지티브 핀은 이러한 PLL이 비 트랜시버 응용 프로그램에 사용될 때 MPLL5, MPLL6, MPLL7 및 MPLL8로만 라우팅할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.