Stratix®V, Arria®V 또는 Cyclone®V 장치로 설계할 때 Quartus® II 소프트웨어의 리소스 속성 편집기 또는 칩 플래너를 사용하여 fPLL의 매개변수를 편집할 수 없습니다.
PLL 재구성 기능을 활용하여 fPLL 매개변수를 동적으로 업데이트합니다.
자세한 내용은 AN661: Altera PLL 및 Altera PLL 재구성 메가 기능을 사용하여 분할 PLL 재구성 구현(PDF)을 참조하십시오.
Stratix®V, Arria®V 또는 Cyclone®V 장치로 설계할 때 Quartus® II 소프트웨어의 리소스 속성 편집기 또는 칩 플래너를 사용하여 fPLL의 매개변수를 편집할 수 없습니다.
PLL 재구성 기능을 활용하여 fPLL 매개변수를 동적으로 업데이트합니다.
자세한 내용은 AN661: Altera PLL 및 Altera PLL 재구성 메가 기능을 사용하여 분할 PLL 재구성 구현(PDF)을 참조하십시오.
1
본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.