문서 ID: 000078496 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-07

PLL 모드가 정상 및 소스 동기화 보상 피드백 모드에 있으면 GCLK 또는 RCLK 피드백 경로가 필요한 Quartus® II 소프트웨어로 컴파일하는 동안 오류 메시지가 나타날 수 있습니다.

환경

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    필요한 단계 관계를 달성하기 위해 GCLK 또는 RCLK 피드백 경로가 필요한 PLL 모드가 정상 및 소스 동기화 보상 피드백 모드인 경우 Quartus® II 소프트웨어로 컴파일하는 동안 아래 오류 메시지가 나타날 수 있습니다. GCLK 또는 RCLK 리소스가 부족한 경우 설계에 있는 모든 PLL에 대한 보상 모드를 구현하지 못할 수 있습니다.

     

    오류(175001): 분수 PLL
    정보(175028): 분수 PLL 이름: <PLL 인스턴스 이름>|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
    오류(12349): Fitter는 분수 PLL에 대한 전역 PLL 피드백 경로를 라우팅할 수 없습니다. 가능한 해결 방법은 이 메시지에 대한 자세한 도움말을 검토하십시오.

    해결 방법

    문제를 해결하려면 PLL을 GCLK 또는 RCLK 리소스가 충분한 다른 위치로 이동하거나 PLL 보상 모드를 직접 보상 모드로 변경하십시오. PLL 보상 모드에 대한 설명은 해당 장치 핸드북을 참조하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.