문서 ID: 000078501 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

Cyclone® III 및 Cyclone® IV 장치 시리즈의 차등 SSTL 및 HSTL 입력에는 참조할 VREF 입력이 필요합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, 이러한 I/O 표준을 입력으로 사용하려면 VREF 입력도 필요합니다. Cyclone® III 및 Cyclone® IV 장치 시리즈에서 이러한 차등 입력은 두 개의 단일 엔드 HSTL 및 SSTL 입력으로 처리되고 그 중 하나만 디코딩되기 때문입니다. 따라서 신호 상태를 정의하려면 VREF가 필요합니다.

해결 방법

N/A

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Cyclone® IV GX FPGA
Cyclone® IV E FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.