Qsys 기반 설계에 대한 OpenCore 경고가 Altera 트리플 스피드 이더넷 IP 코어가 포함된 이유는 무엇입니까?

Quartus® II 소프트웨어 버전 11.1 및 12.1의 문제로 인해 트리플 스피드 이더넷 MAC IP 코어 Altera 포함된 QSYS 시스템은 OpenCore 모드에서 컴파일되며 프로그래밍 파일이 생성되지 않을 수 있습니다.

분석 및 합성 중에 다음 경고가 나타날 수 있습니다.
Warning (12189): OpenCore Simulation-Only Evaluation feature is turned on for all cores in the design
Warning (12191): Some cores in this design do not support the OpenCore Plus Hardware Evaluation feature
Warning (12192): ""Triple Speed Ethernet" (6AF7_0104)" does not support the OpenCore Plus Hardware Evaluation feature

이 문제를 해결하려면 아래 단계를 따르십시오.

1. 텍스트 편집기에서 Qsys 시스템에 대해 생성된 .qip 파일을 엽니다. /synthesis/.qip
2. 다음 파일의 .qip 파일에서 할당을 삭제합니다.
   altera_tse_ptp_1588_rx_top.ocp
altera_tse_ptp_1588_tx_top.ocp
altera_tse_ptp_inserter.v
altera_tse_avst_to_gmii_if.v
altera_tse_gmii_to_avst_if.v
altera_tse_ptp_1588_crc.v
altera_tse_ptp_1588_rx_top.v
altera_tse_ptp_1588_tx_top.v
altera_tse_timestamp_req_ctrl.v
altera_tse_tsu.v
3. 업데이트된 .qip 파일 저장
4. Quartus II 프로젝트를 다시 컴파일합니다.

참고: Qsys 시스템이 다시 생성될 경우 해결 방법을 반복해야 합니다.

이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결됩니다.