문서 ID: 000078568 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-09-17

DDR3 컨트롤러가 읽기 및 읽기-쓰기 처리 시간이 예상보다 긴 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

UniPHY 기반 DDR3 메모리 컨트롤러의 경우, 소요 시간은 다음 방정식을 사용하여 계산됩니다.


읽기-투-쓰기 처리 = 'CAS 지연 시간' - 'CAS 쓰기 지연 시간'('버스트 길이'/ 2) 2 '읽기-투-쓰기 OCT 턴어라운드'

 

쓰기-투-읽기 처리 = 'CAS 쓰기 지연 시간'('버스트 길이' / 2) tWTR '쓰기-투-읽기 OCT 턴어라운드'

 

읽기-투-쓰기 및 쓰기-투-읽기 OCT 처리 시간은 OCT 종료를 입력에서 출력 종료로 변경하는 데 필요한 추가 클럭 주기 수를 의미하며 그 반대의 경우도 마찬가지입니다. 메모리 클럭 주기의 각 처리 시간 값은 _c0.v 파일에서 찾을 수 있습니다.

 

버스트 길이는 DDR3의 경우 항상 8(BL8)입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V ST SoC FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.