문서 ID: 000078577 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2016-02-26

Stratix V, Arria V 및 Cyclone V 장치에서 자동 컴퓨팅 해상도가 충분하지 않은 경우 Altera_PLL IP에서 더 미세한 단계 해상도를 달성하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® V, Arria® V 및 Cyclone® V 장치와 함께 Altera_PLL IP를 사용할 때 Quartus® Prime 소프트웨어는 적절한 M 및 N 카운터 값(fvco=fin*M/N)을 계산하여 입력된 입력 주파수 및 출력 주파수를 기준으로 PLL의 VCO 주파수를 선택합니다. VCO 주파수는 결과적으로 달성 가능한 위상 이동 값(위상 단계 해상도 = VCO 주파수/8)에 대한 달성 가능한 단계 단계 해상도를 결정합니다. 그러나 위상 단계 해상도는 사용자가 원하는 만큼 세분화되지 않을 수 있습니다.

해결 방법 더 미세한 해상도를 달성하려면 VCO 주파수를 늘려야 합니다. 이렇게 하려면 Altera_PLL IP의 "물리적 출력 활성화" 옵션을 사용하고 M 및 N 카운터 값을 수동으로 입력하여 필요한 출력 주파수와 단계 단계 해상도를 달성할 수 있는 원하는 VCO 주파수를 달성하십시오.

다른 방법은 출력 클럭 중 하나를 매우 높게 설정하고 이 출력을 연결되지 않은 상태로 두는 것입니다. 이로 인해 VCO가 더 높은 주파수로 전환되어 더 미세한 위상 시프트 단계에 액세스할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.