설명
수동 보드 왜곡 지연으로 UniPHY를 사용하는 외부 메모리 인터페이스가 구현되면 TimeQuest Timing Analyzer 도구에 다음 경고가 나타날 수 있습니다.
Critical Warning: DDR Timing requirements not met
Warning: Write Leveling tDQSS (Slow 900mV 0C Model)
Warning: Write Leveling tDSS/tDSH (Slow 900mV 0C Model)tDQSS, tDSS 및 tDSH 타이밍 매개변수는 메모리 장치에 대한 JEDEC 요구 사항인 쓰기 레벨링과 관련이 있습니다(각 장치의 DQS와 CK 간의 관계). 이 경로는 FPGA 외부에 있으며 TimeQuest Timing Analyzer 도구로는 완전히 분석할 수 없습니다. 분석은 보드 왜곡 지연을 기반으로 report_ddr 스크립트의 계산을 통해 수행됩니다.
해결 방법
이 문제를 해결하려면 MegaWizard 또는 Qsys GUI의 모든 보드 왜곡 설정을 다시 확인하여 모든 매개변수가 권장 레이아웃 지침 Altera 준수하는지 확인하십시오.