문서 ID: 000078606 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-01-12

오류 (10228) : lvds_rx_lvds_rx.v (49)의 Verilog HDL 오류 : 모듈 "lvds_rx_accum"을 두 번 이상 선언 할 수 없습니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Arria® II 장치에서 2개 이상의 채널로 활성화된 외부 Altera_PLL 및 DPA(Dynamic Phase Alignment)를 사용하여 ALTLVDS_RX IP를 구현할 때 Quartus® II 소프트웨어 버전 13.1 이상에서 이 오류가 발생할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 먼저 관련 솔루션에 설명된 대로 외부 PLL 모드로 ALTLVDS_RX 및 ALTLVDS_TX 구현하는 단계를 완료합니다.

    그런 다음 Quartus II 소프트웨어에서 분석 및 합성을 실행한 후 db/lvds_rx_lvds_rx.v 파일의 내용에서 lvds_rx.v 파일로 lvds_rx_lvds_rx 모듈을 복사합니다.
    이렇게 하면 모듈 lvds_rx_lvds_rx lvds_rx.v 파일에 추가됩니다.

    rx_dpaclock의 모든 발생이 8비트이고 rx_dpaclock의 모든 연결이 올바른지 확인합니다.

    예를 들어
    .dpaclkin (rx_dpaclock),
    대신에:
    .dpaclkin({8{rx_dpaclock}}),

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Arria® V FPGA 및 SoC FPGA
    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.