문서 ID: 000078637 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-07-04

HPS 이더넷 MDC 클럭의 참조 클럭은 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    이더넷
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

HPS 이더넷 클럭에 대한 올바른 참조 클럭은 l4_mp_clk입니다.

V HPS Address Map, emac->gmacgrp->GMII_Address->cr은 CSR 클럭 범위 선택이 l3_sp_clk 주파수에 따라 MDC 클럭의 주파수를 결정한다고 잘못 명시하고 있습니다.

해결 방법

이 문제는 HPS 주소 맵의 릴리스 15.1부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.