문서 ID: 000078697 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Stratix V 및 Arria V 트랜시버 장치에서 외부 직렬 루프백의 RTL 시뮬레이션을 수행할 때 약간의 오류가 있는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

멘토 그래픽 Modelsim® 해상도 및 반올림 문제로 인해 Stratix® V 및 Arria® V 트랜시버 장치의 외부 직렬 루프백 RTL 시뮬레이션을 수행할 때 약간의 오류가 발생할 수 있습니다.

해결 방법

이 문제를 해결하려면 시뮬레이션의 정밀도를 fs로 설정해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.