문서 ID: 000078708 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-07-12

직렬 디지털 인터페이스 II MegaCore 설계 설정 시간 위반

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    트랜시버가 필요한 SDI II 기능을 활성화하는 경우 비디오 표준 설정과 같은 재구성 컨트롤러 듀얼 스탠다드 또는 트리플 스탠다드 또는 Tx PLL 동적 활성화 스위칭 옵션으로 SDI II MegaCore 설계가 설정 시간을 충족하지 못할 수 있습니다. 동일한 재구성을 공유하는 여러 채널이 있기 때문입니다. 컨트롤러는 장치의 두 가지 측면에 배치됩니다.

    이 문제는 Quartus II 소프트웨어의 SDI II MegaCore에 영향을 미칩니다. 버전 13.0.

    해결 방법

    각 채널의 위치를 수동으로 할당해야 합니다. 장치의 동일한 측면 또는 가까운 위치에 있어야 합니다. 함께.

    이 문제는 Quartus II 소프트웨어 버전 13.1에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.