개별 트랜시버 채널을 가져올 수 없음

개별 트랜시버 채널을 가져올 수 없을 수도 있습니다. PCS 및 임베디드 탑재 FIFO가 없는 멀티포트 MAC이 포함된 설계용 GIGE 모드의 PMA.

설계에서 SGMII 브리지 로직 매개변수 활성화를 켭니다.

altera_tse_multi_mac_pcs_pma_gige.v에서 다음을 편집합니다.

• Replace .rx_digitalreset with .rx_digitalreset (rx_digitalreset_sqcnr_5) in the altera_tse_gxb_gige_inst the_altera_tse_gxb_gige_inst_5 module.
• Replace .pll_is_locked with .pll_is_locked(locked_signal_21) in the altera_tse_reset_sequencer altera_tse_reset_sequencer_inst_21 module.
• Replace .pll_is_locked with .pll_is_locked(locked_signal_22) in the ltera_tse_reset_sequencer altera_tse_reset_sequencer_inst_22 module.

그러나 이 해결 방법은 설계 타겟팅에 작동하지 않습니다. Stratix V 이상. 이 문제는 향후 버전에서 해결될 것입니다. 트리플 스피드 이더넷 메가코어 기능.