문서 ID: 000078726 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 소프트웨어 버전 7.1에서 클럭 사용 시 CYCLONE III M9K 메모리 블록 읽기 손상에 관한 알려진 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, Altera® Quartus II 소프트웨어 버전 7.1 이전으로 컴파일된 설계를 위해 특정 구성에서 Cyclone® III EP3C25 장치의 M9K 메모리 블록을 사용할 때 읽기 문제를 식별했습니다. 이 경우 메모리 읽기가 잘못된 데이터를 생성할 수 있습니다. 장치 수준에서 이 문제는 True Dual-Port 모드에서만 발생하며, 듀얼 클럭(포트 A 및 포트 B의 경우)과 듀얼 클럭이 활성화되며, 한 클럭은 설계에서 VCC에 연결된 신호를 활성화하고 특정 레지스터 패킹이 가능합니다. Quartus® II 소프트웨어의 메모리 패킹 최적화로 인해 단일 포트 모드 또는 ROM 모드와 같은 지원되는 메모리 모드로 나타나는 메모리 블록은 트루 듀얼 포트 모드에서 M9K 메모리 블록을 실제로 사용할 수 있습니다.

이 문제는 클럭 활성화 신호의 잘못된 라우팅으로 인해 발생합니다.

설계에 있는 메모리에 클럭을 활성화하지 않으면 이 문제를 피할 수 있습니다. 예를 들어 RAM MegaWizard® 플러그인 관리자를 사용하는 경우 디자인의 모든 메모리에 대해 "각 클럭 신호에 대해 하나의 클럭 활성화 만들기" 옵션을 선택해서는 안 됩니다.

이 문제는 Quartus II 소프트웨어 버전 7.1 SP1부터 해결됩니다.

Quartus II 버전 7.1의 경우 패치를 사용할 수 있습니다. mySupport 를 사용하여 패치 0.13을 요청하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.