설명
결정적 지연 시간 모드에 사용되는 트랜시버 TX 채널의 일부 구성은 Quartus® II 소프트웨어에서 잘못된 타이밍 분석을 초래합니다. 이러한 특정 경우 타이밍 분석기는 pll_inclk, TX PLL 및 TX PCS 블록 앞의 클럭 경로를 무시하여 영향을 받는 경로에 대한 잘못된 타이밍 분석을 초래합니다. 영향을 받는 이러한 경로는 적절한 타이밍 폐쇄가 있는 것처럼 보일 수 있으며, 이는 잘못된 타이밍 분석으로 인해 잠재적인 타이밍 위반을 가립니다.
다음 장치 제품군 및 구성이 영향을 받습니다.
- Stratix® 9.1에서 10.0 SP1까지 Quartus II 소프트웨어 버전을 사용할 때 IV GX, Stratix IV GT, Arria® II GX 및 HardCopy® IV GX 장치를 결정 지연 모드로 사용하고 PLL PFD 피드백을 활성화 하고 바이트 직렬화기를 사용할 때 영향을 받습니다.
- 결정적 지연 모드가 있는 IV GX 장치를 Cyclone® PLL PFD 피드백을 활성화하면 Quartus II 소프트웨어 버전 10.0 및 10.0sp1을 사용할 때 영향을 받습니다.
Altera CPRI MegaCore(PLL PFD 피드백 기능을 사용하지 않음) 및 Arria II GZ 장치는 이 문제의 영향을 받지 않습니다.
이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다. 이 문제가 즉각적인 문제를 일으키는 경우 mySupport를 사용하여 서비스 요청을 제출하십시오.