문서 ID: 000078777 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-03-04

올바른 카운터 값을 얻으려면 36비트 카운터 레지스터인 Low Latency 10GbE 및 Low Latency 40 - 100GbE MAC IP 코어를 어떻게 읽어야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

지연 시간 10, 40 및 100GbE MAC IP 코어에서 36비트 레지스터를 읽으려면 먼저 낮은 32비트 를 읽은 다음 상위 4비트를 읽어보십시오.

레지스터 기반 카운터와 같은 셀프 클리어(RC) 카운터 레지스터의 경우, 낮은 32비트 를 먼저 읽어야 하며, 그 다음으로 상단 4비트 뒤에 올바른 값을 얻습니다.

메모리 기반 카운터와 같은 비자극(RO) 카운터 레지스터의 경우, 낮은 32비트 읽기를 하면 상위 4비트 캡처됩니다. 따라서 카운터 읽기 중 상위 4비트로 전달하기 때문에 낮은 32비트와 상위 4비트 값의 정렬이 잘못 정렬되지 않습니다.

 

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 10 제품

Arria® V GZ FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
인텔® Stratix® 10 GX FPGA
인텔® Stratix® 10 SX SoC FPGA
인텔® Arria® 10 GT FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 SX SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.