문서 ID: 000078787 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-11-14

중요 경고(10169): verilog HDL 경고(alt_mem_ddrx_controller.v(495): 어레이 포트의 포트 및 데이터 선언 "afi_rrank" 및 "afi_wrank"은 각 차원에 대해 동일한 범위를 지정하지 않습니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 DDR2 SDRAM 고성능 컨트롤러 II와 ALTMEMPHY IP 버전 12.0을 사용하여 DDR2 SDRAM 인터페이스를 구현할 때 이 중요한 경고가 나타날 수 있습니다. 매개변수가 올바르게 전달되지 않아 포트 크기 선언과 afi_wrank 불일치 afi_rrank 가 있습니다. 그러나 DDR2 컨트롤러에 사용되지 않기 때문에 afi_rrank afi_wrank 기능에는 영향을 미치지 않습니다.
    해결 방법

    이 문제는 Quartus II 소프트웨어 버전 12.1 이상에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 10 제품

    Arria® II GX FPGA
    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.