문서 ID: 000078811 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-03-11

HPS 이더넷 MAC의 Timestamp_control 레지스터 내 스냅타입 비트의 기능은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

tsmstrena 및 tsevntena 비트와 함께 스냅타입 비트는 테이블에 표시된 대로 스냅샷을 찍을 수 있는 PTP 패킷을 제어합니다.

snaptypsel(bit [17:16]) tsmstrena(비트 15) tseventena(비트 14) PTP 메시지
00 X 0 SYNC, Follow_Up, Delay_Req, Delay_Resp
00 0 1 동기화
00 11 Delay_Req
01 X0 SYNC, Follow_Up, Delay_Req, Delay_Resp, Pdelay_Req, Pdelay_Resp, Pdelay_Resp_Follow_Up
010 1 SYNC, Pdelay_Req, Pdelay_Resp
01 11 Delay_Req, Pdelay_Req, Pdelay_Resp
10XXSYNC, Delay_Req
11XXPdelay_Req, Pdelay_Resp

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

인텔® Arria® 10 SX SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.