문서 ID: 000078852 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-12-11

Fitter 단계에서 클럭 전송을 언급하는 중요 경고가 발생할 수 있습니다.

환경

    인텔® Quartus® II 구독 에디션
    UniPHY 포함 메모리 인터페이스
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 문제는 DDR2, DDR3 및 QDR II 제품에 영향을 미칩니다.

Arria V 및 Cyclone V 장치의 반 속도 소프트 인터페이스의 경우, 다음 경고가 피터 단계에서 나타날 수 있습니다.

중요 경고(332168): 다음 클럭 전송이 있습니다. 클럭 불확실성 할당이 없습니다. 보다 정확한 결과를 보려면 신청하십시오. 클럭 불확실성 할당 또는 derive_clock_uncertainty 사용 명령.

위의 경고는 시간 불확실성에 적용됩니다. AFI 클럭 도메인과 주소 및 명령 클럭 도메인입니다. 귀하는 이 경고를 무시할 수 있습니다.

해결 방법

이 문제의 해결 방법은 표시된 경고를 무시하는 것입니다. 또는 아래에 설명된 대로 경고를 억제할 수 있습니다.

편집기에서 생성된 _if0_p0.sdc 파일을 열고 파일의 Fitter 오버컨스트레인트 섹션을 찾습니다.

파일의 Fitter 오버컨스트레인트 섹션에 다음 줄을 추가합니다.

{} { # 홀드 타임에 대한 클럭 불확실성 경고 억제: set_clock_uncertainty -에서 [get_clocks] -에서 [get_clocks] -add -hold 0.000 }

변경 내용을 파일에 저장합니다.

 

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Cyclone® V FPGA 및 SoC FPGA
Arria® V FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.