문서 ID: 000078911 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-11-20

토글 속도가 매우 낮은 단일 엔드 핀을 설계할 때 차등 패드 배치 제한을 피하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

단일 엔드 핀이 차등 핀에 너무 가까우면 Quartus® II 소프트웨어 버전 3.0 이상에서 이 오류가 발생합니다.

오류: 핀 위치 [핀 위치]와 패드 [패드 위치]에서 비차등 I/O 핀 [핀 이름]과 핀 위치 [핀 위치]와 패드 [패드 위치]에서 차등 I/O 핀 [핀 이름]에 너무 가깝습니다...

원인 = 지정된 위치에 있는 차등 핀에 너무 가까운 장치의 지정된 핀 위치에 비차등 할당이 있는 지정된 I/O 핀을 할당했습니다.

조치 = 다른 위치에 I/O 핀을 할당합니다.

문제 핀의 토글 속도가 매우 낮은 경우(예: 리셋 핀) I/O 최대 토글 속도 이 오류 메시지를 우회하기 위해 단일 엔드 핀에 0MHz를 할당합니다. 이 로직 옵션에 대한 자세한 내용은 Quartus II 도움말 파일을 참조하십시오.

0MHz의 토글 속도 로직 옵션을 적극적으로 스위칭 핀에 적용하는 것은 바람직하지 않습니다. Quartus II 소프트웨어의 핀 배치 규칙은 시끄러운 신호가 인접 신호를 손상시키지 않도록 적용됩니다. 이러한 배치 규칙을 우회하기 위해 핀 전환 시 토글 속도 로직 옵션을 사용하려는 경우 설계가 의도한 대로 작동하지 않을 수 있습니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 10 제품

Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® II FPGA
Stratix® FPGA
Cyclone® IV GX FPGA
Arria® GX FPGA
HardCopy™ III ASIC 장치
Stratix® II GX FPGA
Stratix® II FPGA
Cyclone® III LS FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.