문서 ID: 000078921 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-08-27

Quartus® II 소프트웨어 버전 10.0의 ALTLVDS_RX 메가 기능으로는 rx_dpa_locked 필요한 출력 포트 수가 올바르게 생성되지 않습니다. 이 포트의 폭은 채널 수와 같아야 합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 10.0의 ALTLVDS_RX 메가 기능으로는 rx_dpa_locked 필요한 출력 포트 수가 올바르게 생성되지 않습니다.  이 포트의 폭은 채널 수와 같아야 합니다.

    이 문제를 해결하려면 설계에서 ALTLVDS_RX 메가 기능의 HDL 변형 파일을 열고 rx_dpa_locked 포트 폭과 rx_dpa_locked 연결된 모든 sub_wire 버스를 수동으로 편집합니다.

    포트 너비는 [number_of_channels-1:0]의 형식을 따라야 합니다.

     

    경고 메시지:

    경고(12010): "ALTLVDS_RX_component"의 엔티티 인스턴스화에서 포트 "rx_dpa_locked"가 폭 1의 신호에 연결됩니다. 모듈의 신호의 형식적 폭은 <number_of_channels>.  팬 아웃 로직 없이 추가 비트가 매달려 있습니다.

    해결 방법 이 문제는 Quartus II 소프트웨어 버전 10.1에서 해결되었습니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.