문서 ID: 000078960 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-07-29

프로토콜(CvP) 설계를 통한 구성에서 코어 파티션에 강화된 장치 기능이 허용됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

CvP 설계의 코어 파티션에는 강화된 기능이 허용되지 않습니다.

다음은 주변 장치(상단) 파티션에 상주해야 하는 강화된 기능의 몇 가지 예입니다.

PLL
JTAG 인터페이스
부분 재구성(PR) 블록
EDCRC 블록
내부 발진기 블록
온칩 종료 제어 블록
고유 칩 ID
ASMI 블록
원격 업데이트 블록
Altera 온도 센서
하드 메모리 컨트롤러
PCI Express용 하드 IP

해결 방법 Quartus® Prime 소프트웨어는 CvP 코어 파티션에 강화된 기능이 있는 경우 오류가 발생합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.