문서 ID: 000078961 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-04-25

HPS를 사용하여 Arria V 또는 Cyclone V SoC 장치에서 FPGA 패브릭을 구성할 때 DCLK 및 데이터 핀을 어떻게 연결해야 합니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

HPS를 통해 Arria® V SoC 또는 Cyclone® V SoC 장치를 구성할 때 구성 데이터 핀은 연결되지 않은 채 방치할 수 있습니다. DCLK 핀은 연결되지 않은 상태로 두지 않아야 하며 이 핀이 장치 초기화에 사용되지 않는다고 가정하면 VCCPGM 또는 GND에 연결되어야 합니다.

해결 방법

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.