문서 ID: 000078981 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

각 장치 제품군 핸드북에 단일 이벤트 화가(SEU) 완화 주파수를 지정하는 방식에 차이가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 예, 클럭 주파수는 CRC(Cyclic Redundancy Check) 계산을 위해 오류 감지 회로가 얼마나 빨리 실행되는지를 결정합니다. Stratix® II, Cyclone® II, Cyclone III 및 이전 FPGA 장치의 경우 CRC 검사 주파수 사양은 전체 장치에 대한 것이며 Stratix III 및 Stratix IV 장치는 프레임당입니다.

 

따라서 Stratix III 및 Stratix IV 장치에서 이 사양은 한 프레임에 대한 CRC 검사를 통해 실행되는 오류 감지 회로의 클럭 주파수로 해석됩니다. 이 주파수가 설정되면 회로는 동일한 클럭 주파수를 사용하여 모든 데이터 프레임을 확인합니다.

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV E FPGA
Stratix® III FPGA
Stratix® IV GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.