RLDRAM II Megacore를 사용할 때 다음 경고가 나타나는 이유는 무엇입니까?
경고: 아톰 "top_controller_wrapper:top_controller|top_controller_auk_rldramii_datapath:rldramii_io|top_controller_auk_rldramii_dqs_group:auk_rldramii_dqs_group_0|dqs_io~regout"에는 DDIO 입력 및 양방향 모드로 연결되어야 하는 포트 REGOUT이 있습니다.
경고: Atom "top_controller_wrapper:top_controller|top_controller_auk_rldramii_datapath:rldramii_io|top_controller_auk_rldramii_qvld_group:auk_rldramii_qvld_group_0|qvld_capture~regout"에는 DDIO 입력 및 양방향 모드로 연결되어야 하는 포트 REGOUT이 있습니다.
경고: DQS I/O 핀이 공급하는 DQ I/O 핀 "top_rldramii_qk[0]"은 출력이 다릅니다 . 동일한 DQS I/O 핀으로 공급되는 모든 DQ I/O 핀에는 동일한 출력 활성화 signalInfo: I/O 핀이 있어야 합니다.
RLDRAM II 메가코어는 Stratix® II IO WYSIWYGs를 사용하여 DDIO 기능을 생성합니다. Stratix II IO WYSIWYG는 DQ 핀, DQS 지연 요소 및 QVLD 캡처를 생성하는 데 사용됩니다. 이러한 경고는 일부 IO WYSIWYGs 포트가 연결되어 있지 않다는 것을 사용자에게 알리기 위한 것입니다. 이는 IO WYSIWYG가 설계에 의해 사용되고 있으며 안전하게 무시될 수 있는 모드 때문입니다.
위의 세 번째 경고의 정보 메시지도 설계에 따라 다릅니다. QVLD는 DQ를 캡처하는 데 사용되는 동일한 지연된 DQS 신호를 사용하여 캡처되므로 Quartus® II 소프트웨어는 QVLD를 DQ 핀과 동일한 핀 유형으로 간주합니다. QVLD는 장치에 대한 입력이므로 출력 활성화가 영구적으로 낮게 연결됩니다. 그러나 DQ OE는 지속적으로 전환합니다. Quartus II는 QVLD가 데이터 핀이라고 생각하기 때문에 QVLD OE를 전환해야 한다고 명시하고 있습니다. 이 기능은 안전하게 무시될 수 있습니다.