문서 ID: 000079038 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-17

Stratix V 장치에 대한 FFT 매개변수 편집기에서 DSP 리소스 최적화 확인란을 구성할 수 없음

환경

  • 인텔® Quartus® II 구독 에디션
  • 변형
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    UniPHY 타겟팅이 있는 QDR II 및 QDR II SRAM 컨트롤러 읽기 지연 시간이 2와 같지 않은 V 또는 Cyclone V 장치를 Arria. 무료 클럭 mem_cq_n 은 캡처에 사용되지 않습니다. 따라서 핀은 사용되지 않습니다.

    읽기 지연 시간이 2와 동일한 경우, mem_cq_n 서비스 캡처 클럭으로 사용 중이며 mem_cq 사용되지 않습니다.

    이 문제는 QDR II 및 QDR II SRAM 컨트롤러 타겟팅에 영향을 미칩니다. Arria V 및 읽기 지연 시간이 2와 같지 않은 V 장치 Cyclone.

    해결 방법

    생성된 옵션을 수정하여 수동으로 이 옵션을 활성화할 수 있습니다. 변형 파일은 수동으로 , DSP ARCH g => 1에서 DSP ARCH g => 0.

    솔루션 상태

    이 문제는 FFT MegaCore의 향후 릴리스에서 해결됩니다. 함수.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.