직렬 RapidIO® IP가 포함된 Qsys 시스템을 생성할 때 Qsys는 IP에 대한 (.tcl) 스크립트와 Synopsys Design Constraint(.sdc) 파일을 생성합니다.
Qsys 시스템에 직렬 RapidIO IP 인스턴스가 여러 개 있을 때 .sdc 파일이 올바르게 작동하지 않습니다. 문제는 create_generated_clock 문이 두 개 이상의 클럭과 일치하고 실패한다는 것입니다. 타임퀘스트™ 타이밍 분석기 내에서 무시된 제약조건 보고서에서 이러한 내용을 확인할 수 있습니다.
이 문제를 해결하려면 Serial RapidIO IP의 각 인스턴스에 대한 create_generated_clock 문 사본을 만들고, 클럭의 이름을 고유하게 변경하고 소스 및 대상 필터를 수정하여 인스턴스 이름을 포함하도록 합니다.
예를 들어 다음을 변경합니다.create_generated_clock -name clk_div_by_two_rio_blocks_rapidio_3 -source [get_nets *rio_blocks_rapidio_3_rio_inst*tx_clkout[0]] -divide_by 2 [get_nets *rio_blocks_rapidio_3*riophy_xcvr|clk_div_by_two]
다음과 같이 하십시오.create_generated_clock -name clk_div_by_two_rio_blocks_rapidio_3_myinst -source [get_nets *my_inst*rio_blocks_rapidio_3_rio_inst*tx_clkout[0]] -divide_by 2 [get_nets *my_inst*rio_blocks_rapidio_3*riophy_xcvr|clk_div_by_two]
이 문제는 Quartus® II 소프트웨어의 향후 버전에서 해결될 예정입니다.