문서 ID: 000079092 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-08-14

Qsys에서 구현할 때 ff_tx_crc_fwd 포트가 TSE IP에서 누락된 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Qsys 내에서 트리플 스피드 이더넷(TSE) IP를 사용할 때는 포트 ff_tx_crc_fwd 사용할 수 없습니다. 이 신호는 내부적으로 IP 내의 1'b0 값과 연결되어 있습니다.

그러나 CRC 계산 및 삽입은 tx_cmd_stat 레지스터의 OMIT_CRC 옵션을 통해 TX 데이터 경로에서 여전히 활성화되거나 비활성화될 수 있습니다(주소: 0x3A, bit 17).

해결 방법 Quartus® II 소프트웨어 버전 v13.0부터 Qsys는 모든 TSE IP 신호를 생성합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 27 제품

Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Cyclone® II FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.