문서 ID: 000079099 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-02-27

오류(16270) : 다음 2개 비합성 IOPL이 clkctrl 블록을 구동하고 있습니다.

환경

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    10개 장치에서 두 개의 IOPLL 출력을 클럭 컨트롤(ALTCLKCTRL) 블록에 공급하는 경우 Quartus® II 소프트웨어에서 이 오류 메시지가 나타날 Arria® 수 있습니다.

    Arria 10개 장치에서 IO 타일은 각각 1 PLL만 포함합니다.  클럭 제어 블록은 로컬 클럭 소스에서만 선택할 수 있으므로 Quartus II가 IOPL을 단일 위치로 병합할 수 없는 경우 이 오류가 나타납니다.

    해결 방법

    두 개 이상의 PLL 출력을 클럭 제어 블록에 공급해야 하는 경우 HSSI 타일에 두 개의 fPLL이 있기 때문에 fPLL을 사용하는 것이 좋습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA
    인텔® Arria® 10 GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.