문서 ID: 000079148 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

UniPHY로 DDR3 SDRAM 컨트롤러를 시뮬레이션할 때 Hex 파일이 누락된 이유는 무엇입니까?

환경

  • ModelSim*-인텔® FPGA Edition 소프트웨어
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    버전 11.0 컨트롤러에서 UniPHY를 사용하여 DDR2 SDRAM 또는 DDR3 SDRAM 컨트롤러를 시뮬레이션하면 다음 세 가지 오류 메시지가 발생합니다.

    # 오류: 계층 구조_ram_a.hex를 읽을 수 없습니다. #

    # 오류: 계층 구조_ram_b.hex를 읽을 수 없습니다. #

    # 오류: 계층 구조_ociram_default_contents.hex를 읽을 수 없습니다. #

    시뮬레이션이 실행되는 시뮬레이션 프로젝트 디렉토리에서 hex 파일이 누락되었습니다. 이러한 오류는 시뮬레이션에 영향을 미치지 않으며 시뮬레이션은 아무런 문제 없이 계속 실행됩니다.

    솔루션은 시뮬레이션 하위 모듈 디렉터리에서 시뮬레이션 프로젝트 디렉토리로 육질 파일을 복사하는 것입니다.

    컨트롤러 예제 설계의 경우 시뮬레이터 프로젝트 디렉토리는

    코어_example_design/시뮬레이션/시뮬레이션/modelsim

    시뮬레이션 하위 모듈 디렉토리는

    코어_example_design/시뮬레이션/코어_example_sim/하위 모듈.

    이 문제는 Quartus의 향후 버전에서 해결됩니다.® II 소프트웨어.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® IV E FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.