문서 ID: 000079163 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-03-18

NC-Sim용 VHDL 및 Verilog 시뮬레이션 라이브러리를 모두 컴파일하려면 어떻게 합니까?

환경

  • 시뮬레이션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어의 문제로 인해 EDA 시뮬레이션 라이브러리 컴파일러를 사용하여 NC-Sim용 Verilog HDL 및 VHDL 시뮬레이션 라이브러리를 동일한 출력 디렉토리로 컴파일하면 파일 cds.lib가 덮어씁니다. 다른 파일 및 하위 디렉터리에 영향을 받지 않습니다.

    해결 방법

    이 문제를 해결하려면 아래 단계를 따르십시오.

    1. Verilog HDL 라이브러리 컴파일
    2. 출력 디렉토리에 있는 파일 cds.lib 를 다른 위치로 복사합니다.
    3. Verilog HDL 라이브러리와 동일한 출력 디렉토리에서 VHDL 라이브러리를 컴파일합니다.
    4. 방금 생성된 cds.lib 파일을 편집하고 첫 번째 cds.lib 의 내용을 추가합니다.
       
          include ...

    이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.