문서 ID: 000079186 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

altlvds_rx 메가 기능에서 rx_dpa_hold 신호를 사용하는 방법에 대한 지침이 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, rx_dpa_hold 포트는 전환 없이 확장된 데이터 실행 길이가 있을 때 DPA를 현재 위치에 잠글 수 있습니다.  DPA 회로가 제대로 작동하려면 DPA 실행 길이 사양을 위반할 수 없습니다.  DPA 실행 길이 사양에 대한 각 장치 데이터시트를 참조하십시오.

예를 들어, 다음 상황에서는 송신기가 0xBCBC 교육 패턴을 보내는 링크를 설정해야 하지만 수신기가 잠금을 달성한 후 송신기는 "1111..."의 매우 긴 실행을 보낼 수 있습니다.

실제 데이터가 다시 전송될 때 DPA가 잠기지 않도록 하려면 rx_dpa_hold 사용하여 11111 또는 00000의 반복 패턴을 보낼 때 DPA 단계를 선택하도록 유지할 수 있습니다.

rx_dpa_hold 입력 포트를 사용하려면 다음 단계를 따르십시오.

1) 링크를 처음 교육한 후 rx_dpa_hold 주장하면 DPA가 알려진 양호한 단계로 잠글 수 있습니다.

2) 이제 정적 데이터(상수 1 또는 상수 0)를 보낼 수 있습니다.

3) 토글링 데이터를 보낼 준비가 되면 rx_dpa_hold

데이터 입력과 입력 클럭 사이의 단계가 변경될 경우, rx_dpa_hold 해제된 후 DPA는 새로운 최적의 단계를 찾아나설 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.