문서 ID: 000079189 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-08-29

V GZ 및 Stratix V 트랜시버 장치에서 동일한 전압 제어 진동기(VCO) 주파수 Arria에서 실행되는 두 개 이상의 ATX PLL을 사용할 때 권장 사항이 있습니까?

환경

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예, V GZ 및 Arria® Stratix® V 트랜시버 장치에서 동일한 VCO 주파수로 실행되는 두 개 이상의 ATX PLL을 사용할 때 배치 권장 사항이 있습니다.

    최적의 ATX PLL 성능을 위해 동일한 VCO 주파수에서 실행되는 두 개의 ATX PLL이 서로 인접하지 않도록 해야 합니다. 이 권장 사항은 동일한 트랜시버 은행에 거주하는 인접한 ATX PLL과 인접한 트랜시버 은행의 인접한 ATX PLL에도 적용됩니다.

    손 배치 ATX PLL에 대한 Quartus® II 소프트웨어 설정 파일(.qsf) 할당 예는 다음과 같습니다.

    set_location_assignment LCPLL_X0_Y33_N57 -에서 "test_phy:phy|altera_xcvr_native_sv:test_phy_inst|sv_xcvr_plls:gen_native_inst.xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].pll.atx_pll.tx_pll"

    Quartus II 소프트웨어 평면도를 검사하여 ATX PLL 좌표를 확인할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V FPGA
    Arria® V GZ FPGA
    Stratix® V E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.