문서 ID: 000079212 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix IV 장치에서 프로그래밍 가능한 내부 약한 풀업 저항기에 대한 허용 오차는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® IV 장치의 프로그래밍 가능한 내부 약한 풀업 저항기에 대한 허용 오차는 ± 1k Ohm입니다.  프로그래밍 가능한 내부 약한 풀업 저항기는 프로세스, 전압 및 온도(PVT)에서 최소한의 변화를 가합니다.

프로그래밍 가능한 내부 약한 풀업 저항기에 대한 일반적인 사양은 Stratix IV 데이터시트 및 부록(PDF)을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.