문서 ID: 000079213 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-10-10

ALTDQ_DQS2 Hard Read FIFO의 신호를 어떻게 연결합니까?

환경

  • 인텔® Quartus® II 소프트웨어
  • ALTDQ_DQS
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    ALTDQ_DQS2 Hard Read FIFO의 신호를 어떻게 연결합니까?

    해결 방법

    ALTDQ_DQS2 하드 읽기 FIFO에는 아래 설명된 대로 다음과 같은 포트가 있습니다.

    lfifo_rden: 읽기 FIFO 읽기 활성화에 대한 데이터 입력. 이 신호는 사용자 로직에 의해 생성된 전체 읽기 활성화 토큰이며 원하는 읽기 버스트의 길이에 대해 어설션됩니다.

    rfifo_reset_n: 읽기 FIFO에 대한 활성 로우 재설정.

    vfifo_qvld: 이 신호는 캡처 스트로브가 양방향이 아닌 모든 경우 읽기 FIFO에서 쓰기가 활성화될 때 사용됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 11 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.