문서 ID: 000079248 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Qsys에서 VHDL 주변 장치를 생성할 때 일반 매개변수가 선언되지 않는 것에 대한 오류가 발생하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Qsys에 연결되었을 때 VHDL 일반 매개변수가 합성을 위해 올바르게 매핑되지 않는 문제가 확인되었습니다. 이 문제는 정수를 제외한 모든 일반 매개변수 유형에 영향을 줍니다. 예시 오류는 다음과 같습니다.

오류: 오류(10482): ext_incl.vhd(33)에서 VHDL 오류: 개체 "\'0\'"이 사용되지만 파일은 선언되지 않았습니다. ext_incl.vhd 라인: 33

이 문제를 해결하려면 VHDL Qsys 주변 장치의 모든 일반 매개변수가 정수 유형입니다.

이 문제는 향후 Qsys 릴리스에서 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.