문서 ID: 000079262 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-05-14

Stratix V 고급 시스템 개발 키트가 L0까지 연결하지 못하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 . pin 및 Quartus® II 설정 파일(.qsf) 파일의 회로도 오류로 인해 PCI Express® 참조 클럭이 올바른 핀에 할당되지 않습니다. 이 오류로 인해 링크가 L0 및 장치 열거에 도달하지 못하게 됩니다.
해결 방법 잘못된 AH39/AH40 대신 refclk 핀 할당을 AK38/AK39로 변경하십시오. 그런 다음 장치가 L0까지 연결되고 올바르게 열거됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.