문서 ID: 000079268 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-02

SignalTap II 로직 분석기에서 신호 RGMII_OUT 트리플 스피드 이더넷 MegaCore 함수에서 어떤 활동도 관찰할 수 없는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

RGMII_OUT 레지스터는 SignalTap을 사용하여 관찰할 수 없는 Alt DDIO_OUT 원자를 사용하여 구현됩니다.™코어에 대한 라우팅 경로는 불가능합니다. 따라서 이러한 노드를 신호테이프할 수 없습니다.

SignalTap II 로직 분석기에서 RGMII_OUT 신호는 "SignalTap II: 사전 합성"을 필터로 선택해야만 볼 수 있지만 컴파일 후 컴파일 보고서 > 분석 및 합성 > 시스템 디버깅에서 RGMII_OUT 신호의 상태가 불법이며 이러한 신호가 GND에 연결되어 있음을 알게 됩니다.

SignalTap II의 필터를 "SignalTap II: Post-fit"으로 변경하면 RGMII_OUT 신호를 찾을 수 없습니다.

해결 방법

RGMII_OUT  (DDIO_OUT) 블록의 기능은 영향을 받지 않으며 보드의 출력 신호 범위를 조정할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 32 제품

인텔® Arria® 10 GT FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 SX SoC FPGA
Arria® GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® V E FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
인텔® Stratix® 10 GX FPGA
인텔® Stratix® 10 SX SoC FPGA
Stratix® II FPGA
Stratix® II GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.