Quartus II 10.0 SP1 및 이전 버전의 소프트웨어 버그로 인한 CDR 잠금 문제로 인해 rx_freqlocked 신호가 높음/어설션된 위치에서 멈춘 것을 확인할 수 있습니다. 이 문제는 PCIe 모드를 제외한 모든 모드에서 관찰될 수 있습니다. SAS/SATA 또는 rx_signaldetect 신호를 사용하는 애플리케이션에는 추가 해결 방법이 필요할 수 있습니다.
Arria® II GX CDR 장치가 PCIe 모드를 제외한 다른 모드에서 rx_freqlocked 신호를 유지하는 이유에 대한 설명은 Arria II GX 정오표 (PDF)를 참조하십시오.
이 문제를 해결하려면 아래 링크에서 적절한 패치를 다운로드하여 설치하십시오. 이 문제를 해결하기 위한 소프트웨어 솔루션은 10.0 SP1 이후의 Quartus II 소프트웨어 버전에 완전히 통합되어 있으므로 이후 소프트웨어 버전에서는 패치가 필요하지 않습니다.
소프트웨어 패치는 아래 표시된 이전의 특정 패치와 호환되지 않습니다. 이러한 호환되지 않는 패치 중 하나를 사용하는 경우 그림 1 및 아래에 설명된 재설정 시퀀스와 관련된 대체 솔루션을 검토하거나 호환되는 패치가 필요한 경우 mysupport.altera.com 에서 서비스 요청을 제출하십시오.
- Quartus II 소프트웨어 버전 9.1 SP2(패치 2.109는 패치 2.17, 2.35, 2.76, 2.77, 2.78, 2.83 및 2.98과 호환되지 않음)
- Quartus II 소프트웨어 버전 10.0 SP1(패치 1.158은 패치 1.151과 호환되지 않음)
패치를 설치한 후 전체 컴파일을 수행할 필요 없이 Quartus II 소프트웨어 어셈블러를 다시 실행할 수 있습니다.
참고: rx_signaldetect 신호를 사용하지 않는 경우 64k 병렬 클럭 사이클 타이밍을 무시하고 아래 단계만 참조하십시오.
- rx_analogreset 신호와 rx_digitalreset 신호를 어설션합니다.
- rx_freqlocked[0..n-1] 신호가 낮아져 트랜시버가 참조 클럭에 잠금 중임을 나타냅니다(참조 잠금).
- rx_analogreset 신호를 해제합니다. rx_analogreset 신호를 해제하기 전에 데이터가 수신기 입력에 존재하는지 확인하십시오. rx_signaldetect 포트를 사용하는 경우 위에서 제안한 타이밍 다이어그램을 따를 수 있습니다. rx_signaldetect 신호를 사용하지 않는 경우 RX 버퍼에서 데이터의 존재를 감지하는 방법에 대한 아래의 특별 참고 사항을 참조하십시오.
- rx_freqlocked[0..n-1] 신호가 높아져 트랜시버가 데이터에 고정되어 있음을 나타냅니다.
- 마지막 rx_freqlocked 신호가 하이가 된 후 약 4μs(tLTD_Auto)가 지나면 rx_digitalreset 신호를 해제합니다.
특별 참고 사항
아래 방법 중 하나 이상을 사용하여 데이터가 RX 버퍼에 있는지 확인합니다.
- 신호 감지는 PCIe 및 기본 모드에서 사용할 수 있습니다. rx_signaldetect 신호를 링크 표시기의 손실 또는 존재로 모니터링할 수 있습니다. RX 버퍼에 유효한 데이터가 있는지 rx_signaldetect 확인합니다.
- 링크를 모니터링하기 위한 신호 감지가 없는 모드에 대해 디바이스 코어에서 PPM 감지기를 구현할 수 있습니다. PPM 감지기는 링크에 유효한 데이터가 있는지 여부를 식별하는 데 도움이 됩니다.
- 사용자 로직의 데이터 손상 또는 RX 위상 comp fifo 오버플로/언더플로 상태는 RX 버퍼의 데이터가 유효하거나 유효하지 않음을 나타낼 수 있습니다.