문서 ID: 000079291 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-07-18

다중 랭크 DDR3 SODIMM 설계에서 가장 먼저 보정할 랭크를 선택하는 방법이 있습니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    다중 랭크 DDR3 SODIMM 설계에서 가장 먼저 보정할 랭크를 선택하는 방법이 있습니까?

    해결 방법

    아니요, 어떤 순위를 먼저 보정할지 제어할 수 있는 방법이 없습니다. 다중 랭크 설계의 경우, 일부 캘리브레이션 단계에서 여러 랭크가 동시에 캘리브레이션됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 11 제품

    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GZ FPGA
    Arria® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V E FPGA
    Cyclone® V ST SoC FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.