문서 ID: 000079312 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-11-20

전원이 켜진 후 reconfig_clk 언제 안정되어야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

reconfig_block 컨트롤러가 오프셋 취소 프로세스를 시작하기 전에 Reconfig_clk 안정적이어야 합니다. 가능한 시나리오는 두 가지가 있습니다.

 

1. 입력 offset_cancellation_reset 구현되지 않으면 FPGA 프로그래밍을 완료하고 사용자 모드(CONFIG_DONE=1)로 전환한 직후 reconfig_block 컨트롤러가 오프셋 취소 프로세스를 시작합니다. PCIe® PIPE 모드에서 reconfig_clk(50MHz)는 재구성 컨트롤러를 구동하고 fixedclk(125MHz)는 트랜시버에서 오프셋 취소 로직을 구동합니다. 따라서 reconfig_clk 및 fixed_clk 모두 CONFIG_DONE=1 이전에 안정적이어야 합니다.

 

2. 입력 offset_cancellation_reset 구현되면 reconfig_clk 안정될 때까지 reconfig_block 컨트롤러를 재설정할 수 있습니다. 오프셋 취소 프로세스는 offset_cancellation_reset 해제될 때까지 연기됩니다. PCIe PIPE 모드에서 fixedclk는 트랜시버 재구성 로직을 구동합니다. 따라서 reconfig_clk 및 fixed_clk 모두 안정될 때까지 재구성 컨트롤러를 재설정해야 합니다.

    참고1: CONFIG_DONE 이벤트가 발생할 때 offset_cancellation 프로세스가 한 번만 발생하므로 FPGA 다시 프로그래밍하지 않고 재설정 신호를 전환하면 다시 트리거되지 않습니다.

     

    참고2: offset_cacellation 프로세스가 활성화되면 재구성 컨트롤러가 "바쁜" 신호를 주장합니다. 따라서 PCIe PIPE 모드에서 리셋 로직은 트랜시버 rx_analog_reset 해제하기 전에 "바쁜" 신호의 첫 번째 떨어지는 가장자리를 감지해야 합니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.